Xilinx 推出 Vivado 設計套件 HLx 版 為主流系統及平臺設計人員帶來超高生產力

宇航軍工半導體 / 2016-01-06

快速时时彩秘籍 www.tzpuim.com.cn  2015 年 12 月 2 日,北京–賽靈思公司 (NASDAQ:XLNX) 今天宣布推出 Vivado® 設計套件 HLx 版本,為All Programmable SoC 和 FPGA以及打造可復用的平臺提供了全新超高生產力設計方法。新版 HLx 包括 HL 系統版本、HL 設計版本和 HL WebPACK™ 版本。所有 HLx 版本均包括帶有 C/C++ 庫的 Vivado 高層次綜合 (HLS)、Vivado IP 集成器 (IPI)、LogicCORE™ IP 子系統以及完整的 Vivado 實現工具套件,使主流用戶能夠方便地采用生產力最高、最先進的C 語言和 IP 設計流程。結合最新 UltraFast™ 高級生產力設計方法指南,相比采用傳統方法而言,用戶可將生產力提升 10-15 倍。全新HLx 版本將作為 Vivado 設計套件的免費升級版提供。

為創建和編程可復用的平臺工作帶來超高生產力  
過去 3 年來,賽靈思前沿客戶率先采用基于 C 語言和 IP的設計技術與方法,并推動有關技術和方法不斷完善,走向成熟,這些成熟的技術和方法現已納入 HLx 版本中,實踐證明有望將生產力提升 10-15 倍。為了實現這一超高生產力,客戶采用了如下全部或部分設計技術與方法:1) 基于 C 語言的設計和優化再利用;2) IP 子系統的復用;3) 集成自動化;4) 加速設計收斂。

有別于將大部分設計精力用在設計流程后端的傳統 RTL 設計,基于 C 和 IP 的設計可以支持廣泛的優化設計復用,以加速更出色的微型架構的創建和快速探索更多設計的可能性,而且還能取代易出錯的手動 C 到 RTL 轉換,避免在集成基于 C 語言和 RTL 的 IP 時浪費時間和出錯,并可大幅縮短驗證時間。利用高層次抽象,客戶發現他們能夠快速獲得整體同樣出色甚至更好的結果質量(性能、功耗和利用率)。

為了支持這些高生產力的設計流程,全新 HLx 各版本均包括 Vivado HLS、Vivado IPI、LogicCORE IP 子系統和完整的 Vivado 實現工具套件。此外,賽靈思及其聯盟生態系統還在不斷擴展特定市場的 C 語言庫,諸如針對視頻和圖像處理的 OpenCV,以及面向汽車駕駛員輔助系統 (ADAS) 和數據中心應用的機器學習等。賽靈思的全新 LogiCORE IP 子系統是一種高度可配置的、專為特定市場量身定制的構建???,其集成了多達 80 個不同的 IP 核、軟件驅動程序、設計范例和多種測試平臺。新型 IP 子系統可用于以太網、PCIe®、視頻處理、圖像傳感器處理以及 OTN 開發。這些 IP 子系統采用 AMBA® AXI 4 互聯協議、IEEE P1735 加密和 IP-XACT 等業界標準,可與賽靈思及其聯盟成員提供的 IP 實現互操作,并加速集成。

基于 C 的 IP 和預封裝的 IP 子系統相結合,能利用 Vivado IPI 實現集成自動化。Vivado IPI 的集成自動化提供了具有器件和平臺感知的互動開發環境。該環境可支持關鍵 IP 接口的智能自動連接、一鍵式 IP 子系統生成、實時 DRC,以及接口更換通知,同時還具備強大的調試功能。具有平臺感知的智能功能可對 Zynq® SoC 和 MPSoC 處理系統預先配置適當的外設、驅動程序和存儲器映射,以便支持目標開發板。設計團隊現在能夠針對 ARM® 處理系統和高性能 FPGA 邏輯快速識別、重用并集成軟硬件 IP 核。 

賽靈思公司設計方法市場營銷高級總監 Tom Feist 指出:“全新 HLx 版本設計套件提供了用于創建和編程可復用的 All Programmable 平臺的架構。我們所有的 Vivado 套件均提供有高級工具、IP 和 UltraFast 設計方法,讓我們的主流客戶能夠集中精力實現差異化價值,更快速地打造出更出色的設計。”

HLx 配合補充SDx 以創建并部署平臺 
HLx 可幫助硬件工程師加速 All Programmable 平臺的創建、修改和編程工作,并進一步完善了賽靈思專為軟件和系統工程師量身定制的SDx 開發環境(SDSoC、SDAccel 和 SDNet)。SDx 系列開發環境能用 C、C++、OpenCL 和用于數據包處理的新興 P4 語言的組合通過 HLx 生成的平臺進行軟件定義編程。HLx 和 SDx 代表了賽靈思設計實現解決方案的新時代,為用戶借助   Zynq SoC、MPSoC、ASIC 級 FPGA 和 3D IC 等新一代 All Programmable 器件開發更智能、互聯互通的差異化系統提供強大支持。